CMOS Logic Gates

CMOS Logic Family | Digital Electronics (Juni 2019).

$config[ads_text] not found
Anonim

CMOS Logic Gates

Digitale kredsløb


Spørgsmål 1

Tælleøvelse: Tæl fra nul til enogtredive i binær, oktal og hexadecimal:

Reveal svar Skjul svar

Ingen svar givet her - sammenlign med dine klassekammerater!

Bemærkninger:

For at gøre eleverne bekendte med disse "mærkelige" talesystemer, vil jeg gerne begynde hver dag med digital kredsløbsinstruktion med tællerpraksis. Studerende skal være flydende i disse talesystemer, når de er færdige med at studere digitale kredsløb!

Et forslag, jeg giver eleverne mulighed for at hjælpe dem med at se mønstre i tællesekvenserne, er "pudse" tallene med førende nul, så alle tal har samme antal tegn. For eksempel, i stedet for at skrive "10" for det binære nummer to, skriv "00010". På den måde bliver mønstrene for karaktercyklering (især binær, hvor hver successivt højere værdi-bit har halvdelen af ​​frekvensen af ​​den før den) mere tydelig at se.

Spørgsmål 2

Lad ikke bare sidde der! Byg noget !!

At lære at analysere digitale kredsløb kræver meget undersøgelse og praksis. Normalt praktiserer eleverne ved at arbejde igennem masser af prøveproblemer og kontrollere deres svar mod dem fra lærebogen eller instruktøren. Mens dette er godt, er der en meget bedre måde.

Du vil lære meget mere ved faktisk at opbygge og analysere rigtige kredsløb, så din testudstyr giver svarene "i stedet for en bog eller en anden person. Følg disse trin for succesfulde øvelser i kredsløbsopbygning:

  1. Tegn skematisk diagram for det digitale kredsløb, der skal analyseres.
  2. Opbyg forsigtigt dette kredsløb på et brødbræt eller andet passende medium.
  3. Kontroller nøjagtigheden af ​​kredsløbets konstruktion, efter hver ledning til hvert forbindelsessted, og kontroller disse elementer en for en på diagrammet.
  4. Analyser kredsløbet, bestemmer alle output logiske tilstande for givne indgangsforhold.
  5. Mål forsigtigt de logiske tilstande for at kontrollere nøjagtigheden af ​​din analyse.
  6. Hvis der er fejl, skal du omhyggeligt kontrollere dit kredsløbs konstruktion mod diagrammet, og analyser derefter kredsløbet omhyggeligt igen og mål igen.

Sørg altid for, at strømforsyningsspændingsniveauet er inden for specifikationen for de logikkredsløb, du planlægger at bruge. Hvis TTL, skal strømforsyningen være en 5 volt reguleret forsyning, justeret til en værdi så tæt på 5.0 volt DC som muligt.

En måde du kan spare tid på og reducere muligheden for fejl er at begynde med et meget simpelt kredsløb og trinvis tilføje komponenter for at øge dens kompleksitet efter hver analyse, i stedet for at opbygge et helt nyt kredsløb for hvert øvelsesproblem. En anden tidsbesparende teknik er at genbruge de samme komponenter i en række forskellige kredsløbskonfigurationer. På den måde må du ikke måle en komponents værdi mere end én gang.

Reveal svar Skjul svar

Lad elektronerne selv give dig svarene på dine egne "praksisproblemer"!

Bemærkninger:

Det har været min erfaring, at eleverne kræver meget praksis med kredsløbsanalyse at blive dygtige. Til dette formål giver instruktører normalt deres elever mange øvelsesproblemer til at arbejde igennem og giver svar til, at eleverne tjekker deres arbejde imod. Mens denne tilgang gør eleverne dygtige i kredsløbsteori, undlader det at uddanne dem fuldt ud.

Studerende behøver ikke bare matematisk praksis. De har også brug for rigtige, praktisk praktiske bygningskredsløb og brug af testudstyr. Så jeg foreslår følgende alternative tilgang: eleverne skal bygge deres egne "praksisproblemer" med virkelige komponenter og forsøge at forudsige de forskellige logiske tilstande. På den måde kommer den digitale teori "levende", og de studerende får praktisk færdighed, de ikke ville vinde ved blot at løse boolske ligninger eller forenkle Karnaugh-kort.

En anden grund til at følge denne metode er at lære studerende videnskabelig metode : processen med at teste en hypotese (i dette tilfælde logiske tilstand forudsigelser) ved at udføre et rigtigt eksperiment. Studerende vil også udvikle rigtige fejlfindingskompetencer, da de lejlighedsvis laver kredsløbsbyggeri fejl.

Tilbring et par øjeblikke med din klasse for at gennemgå nogle af de "regler" for bygningskredsløb, før de begynder. Diskuter disse spørgsmål med dine elever på samme socratiske måde, som du normalt vil diskutere arbejdsarkets spørgsmål, snarere end blot at fortælle dem, hvad de burde og ikke burde gøre. Jeg ophører aldrig med at blive overrasket over, hvor dårlige eleverne får fat i instruktioner, når de præsenteres i et typisk foredrag (instruktørmonolog) format!

Jeg anbefaler stærkt CMOS logik kredsløb til hjemme eksperimenter, hvor eleverne måske ikke har adgang til en 5 volt reguleret strømforsyning. Moderne CMOS-kredsløb er langt mere robust med hensyn til statisk udladning end de første CMOS-kredsløb, så frygt for, at eleverne beskadiger disse enheder ved ikke at have et "korrekt" laboratorieopsætning derhjemme, er stort set ugrundede.

En note til de instruktører, der kan klage over den "spildte" tid, der kræves for at få eleverne til at opbygge virkelige kredsløb i stedet for bare at matematisk analysere teoretiske kredsløb:

Hvad er formålet med eleverne, der tager dit kursus? Panelarkontrolpanelets standardpanel?

Spørgsmål 3

Identificer hver af disse logiske porte ved navn og udfyld deres respektive sandhedstabeller:

Reveal svar Skjul svar

Bemærkninger:

For at gøre eleverne bekendte med de standard logiske gate typer, vil jeg gerne give dem praksis med identifikation og sandhedstabeller hver dag. Eleverne skal kunne genkende disse logiske porttyper med et blik, ellers har de svært ved at analysere kredsløb, der bruger dem.

Spørgsmål 4

Den enkleste type digital logik kredsløb er en inverter, også kaldet en inverterende buffer eller IKKE gate . Her er et skematisk diagram for en inverterport fremstillet af komplementære MOSFET'er (CMOS), vist forbundet til en SPDT-switch og en LED:

Bestem LED'ens status i hver af indgangsswitchens to positioner. Angiv det logiske niveau af switch og LED i form af en sandhedstabel:

Reveal svar Skjul svar

Bemærkninger:

Lad dine elever forklare driften af ​​dette meget enkle MOSFET kredsløb, der beskriver, hvordan den inverse logiske tilstand genereres ved udgangsterminalen, fra en given indgangstilstand. Diskuter med dine elever CMOS-inverterens enkelhed, især i modsætning til et TTL-inverter-kredsløb.

Spørgsmål 5

Praktiske CMOS logiske porte indeholder mere end bare MOSFET'er. Her er et skematisk diagram for et typisk inverter gate kredsløb med beskyttelsesdioder:

Forklar hvilke særlige forhold hver beskyttelsesdiode beskytter mod.

Reveal svar Skjul svar

To dioder beskytter mod indgangsspændinger, der overstiger forsyningsskinnerne, mens den tredje diode beskytter mod en omvendt strømforsyning.

Bemærkninger:

Det er vigtigt, at eleverne indser, at disse "beskyttelses" dioder ikke tillader kredsløbsdesignere og bygherrer at se bort fra gode designpraksis med straffrihed. Spørg dine elever i hvert tilfælde hvordan hver beskyttelsesdiode udfører sin opgave at beskytte MOSFET'erne mod skade. Betyder det, at portkredsen vil være i stand til at modstå unormale betingelser på ubestemt tid "panelpanelets standardpanel"

Spørgsmål 6

En elev bygger det følgende digitale kredsløb på et loddefrit brødbræt (et "proto-board"):

DIP-kredsløbet er en hex-omformer (den indeholder seks "inverter" eller "NOT" logiske porte), men kun en af ​​disse porte bruges i dette kredsløb. Den studerendes hensigt var at opbygge et logisk kredsløb, der aktiverede lysdioden, da knappen blev slukket og slukket for lysdioden, da kontakten blev trykket: så LED'en angiver omskifterens omvendte tilstand. Den studerende bygger dette kredsløb, og det er fundet at fungere perfekt godt.

Forklar formålet med modstanden på omformeren. Hvad er der for "# 6"> Reveal svar Skjul svar

Modstanden på indgangssiden af ​​porten fungerer som en rullemængde, for at give en solid "lav" tilstand til portens indgang, når kontaktkontakterne åbnes.

Afkortning af alle ubrugte gateindgange til enten jord eller V DD er blot en sikkerhedsforanstaltning. Det forhindrer unødig strømudnyttelse fra forsyningen og mulig IC overophedning.

Bemærkninger:

Diskuter problemet med "floating" eller "high-Z" stater med dine elever, især i forbindelse med CMOS. Hvad handler det om karakteren af ​​et CMOS kredsløb, der gør flydende indgange særligt besværlige? Bed dine elever om at kontrast dette mod flydende TTL-indgange.

Spørgsmål 7

Følgende er en intern skematisk af en CMOS logisk gate. Baseret på din analyse af transistor kredsløbet, bestemme hvilken type port (OG, ELLER, NAND, NOR, XOR osv.) Det er:

Reveal svar Skjul svar

Dette er en NOR gate.

Opfølgningsspørgsmål: Identificer en række "tankeeksperimenter", som du kunne udføre på dette kredsløbsskema for at bestemme portens identitet. Med andre ord dokumenterer du hvilke forestillede forhold, du ville underkaste denne port til, og hvad de resulterende udgangsstater ville betyde ved at besvare spørgsmålet om, hvilken type port dette er.

Bemærkninger:

CMOS logiske gate kredsløb er det nemmeste af alle porte til at analysere internt! Diskuter med dine elever, hvorfor den anden-fra-top-MOSFET bruger en uafhængig substratforbindelse (i modsætning til at gøre det fælles med kilden som sædvanlig).

Spørgsmål 8

Hvad er det typiske strømforsyningsspændingsområde for en cd4xxx-serie (eller MC4xxx-serien) CMOS logic gate "# 8"> Reveal svar Skjul svar

3 til 18 VDC er typisk, men nogle integrerede kredsløb kan have lidt forskellige ratings.

Bemærkninger:

Dette spørgsmål får eleverne til at konsultere datablade for at få oplysninger om logiske gate kredsløb. Datablade er et væld af tekniske oplysninger, og eleverne skal absolut være dygtige til at henvise dem til at få de oplysninger, de har brug for til at opbygge og fejlfinding af logikkredsløb.

Spørgsmål 9

En logisk sonde er et meget nyttigt værktøj til at arbejde med digitale logikkredsløb. Det angiver "høje" og "lave" logiske tilstande ved hjælp af lysdioder, hvilket kun giver visuel indikation, hvis spændingsniveauerne er passende for hver tilstand.

Her er et skematisk diagram for en logisk probe bygget ved hjælp af komparatorer. Hver komparator har et tærskeljusteringspotentiometer, så det kun kan indstilles til at angive sin respektive logiske tilstand, hvis signalspændingen ligger godt inden for det interval, som logikproducenten angiver:

Når dette logiske sonde kredsløb er forbundet til V DD og V SS strømforsyning terminaler af et drevet CMOS kredsløb, hvilke spændingsniveauer skal testpunkterne TP1 og TP2 indstilles til, for at sonden korrekt kan indikere "høj" og "lav" "CMOS logic states" # 9 "> Reveal svar Skjul svar

Jeg vil lade dig lave din egen forskning om dette spørgsmål. Hent IKKE dit svar fra en lærebog, men besøg en producentens datablad i stedet! Du vil opdage, at de acceptable spændingsniveauer varierer med strømforsyningsspændingen, men at procentsatserne er ret konstante.

Opfølgningsspørgsmål: Skriv en formel til beregning af passende strømbegrænsende modstandsstørrelser for de to lysdioder i dette kredsløb, givet værdien af ​​+ V og LED-spænding og aktuelle værdier.

Udfordringsspørgsmål: Det viste logiske sonde kredsløb er minimalt i komponentantal. For at gøre en mere praktisk og pålidelig sonde ville man sandsynligvis have beskyttelse mod omvendt polaritet (hvis en person ved et uheld skulle forbinde sonden bagover over strømforsyningen) samt afkobling for immunitet mod elektrisk støj. Tilføj de nødvendige komponenter, du tror, ​​der skulle være i dette kredsløb for at give disse funktioner.

Bemærkninger:

Den mest oplagte lektion af dette spørgsmål er at introducere (eller gennemgå alt efter omstændighederne) formålet og driften af ​​en logisk sonde. Men dette spørgsmål er også en sløret introduktion (eller gennemgang) af CMOS logik niveauer.

Spørgsmål 10

Her er et skematisk diagram for en simpel elektronisk kombinationslås, der styrer strøm til en dørlåse-magnet:

De fire trykknapper (a, b, c og d) er tilgængelige for den person, der ønsker at komme ind i døren. De fire omskiftere (A, B, C og D) er placeret bag døren og bruges til at indstille den kode, der er nødvendig for at komme ind.

Forklar, hvordan dette system skal arbejde. Hvad er logiktilstandene for de respektive gateudgange, når en matchende kode indtastes via trykknapperne "# 10"> Reveal svar Skjul svar

Det mest oplagte problem med dette dørlåsesystem er det lille antal mulige koder. Det ville være temmelig nemt (især for nogen dygtig at tælle i binær!) For simpelthen at prøve alle mulige kombinationer, indtil de fik adgang.

Her er det, jeg anbefaler som en strategi for at forbedre sikkerhedsniveauet, der tilbydes af dette system: installer en femte trykknapkontakt som en "Enter" -tast. Hvis nogen indtaster den korrekte fire-bit kode og derefter skubber "Enter" -knappen, åbnes døren. Men hvis nogen indtaster den forkerte fire-bit kode og skubber "Enter" -knappen, vil døren ikke åbne og en høj alarm lyder! Dette gør det "risikabelt" at indtaste en forkert kode, hvilket forbedrer systemets sikkerhed.

Opfølgningsspørgsmål: Modificer det kredsløb, der vises for at gennemføre et forbedret sikkerhedsniveau - enten den foreslåede strategi eller et af dit eget design.

Bemærkninger:

Jeg foreslår på det kraftigste, at du tager dig tid til at gennemføre et forbedret sikkerhedssignal med dine elever. Et praktisk projekt som dette gnister meget interesse og giver dermed en fremragende læringsmulighed.

Dette spørgsmål giver ikke alene mulighed for at analysere logiske porte, men det giver også en sammenhæng til at gennemgå optokoblere og TRIAC'er. Spørg dine elever om, hvad mærkerne "L1" og "L2" betyder med henvisning til vekselstrømskredsløb også.

Spørgsmål 11

Mange moderne CMOS-gate kredsløb er bufferet med yderligere transistor stadier på deres udgange. For eksempel vises en ubufret AND-port her, uden flere transistorer, end det er nødvendigt for at opfylde "OG" -logikfunktionen:

En type "bufferet" CMOS OG port ser sådan ud:

Hvad angår den grundlæggende logikfunktion er de ekstra transistorer unødvendige. Den "buffering", de giver, tjener imidlertid en nyttig funktion. Hvad er den funktion "# 11"> Reveal svar Skjul svar

Buffered porte udviser bedre støjimmunitet end ubufrede porte. En ulempe ved buffering er imidlertid øget formeringsforsinkelsestid.

Opfølgningsspørgsmål: Identificer alle transistorers tænd / sluk-tilstand i det bufferede kredsløb for både (høj og lav) indgangsforhold.

Bemærkninger:

Texas Instruments offentliggør en fremragende ansøgningsrapport (SCHA004 - oktober 2002), der sammenligner bufferede versus ubufrede CMOS logiske porte. Jeg anbefaler det stærkt til din reference.

Spørgsmål 12

I de tidlige dage af solid state logic gate-kredsløbsteknologi var der en meget klar skelnen mellem TTL og CMOS. TTL porte var i stand til at tænde og slukke meget hurtigt, krævede en tæt reguleret strømforsyningsspænding og brugte meget strøm. CMOS porte var ikke helt så hurtige som TTL, men kunne tolerere et meget bredere udvalg af strømforsyningsspændinger og var langt mindre spild af strøm.

Derefter kom en ny teknologi, kendt som CMOS eller HCMOS, i løbet af 1980'erne ind i scenen. Forklar, hvad HCMOS er, hvordan det sammenlignes med de ældre TTL- og CMOS-familier (henholdsvis 54 / 74xx og 4xxx-nummerserier), og hvor det ofte bruges. Tip: CMOS med høj hastighed har samme numeriske koder som de gamle TTL 54xx og 74xx-serien IC'er (f.eks. 74HC00 i stedet for 7400).

Reveal svar Skjul svar

Jeg vil lade dig undersøge svaret på dette spørgsmål!

Bemærkninger:

CMOS med høj hastighed var en meget vigtig udviklingsmiljø inden for digital logisk gate teknologi, og det er vigtigt for moderne (2005) elektroniske studerende at være opmærksom på, da den er så udbredt. På mange måder blander det bedste af de gamle TTL- og CMOS-verdener med få ulemper.

Spørgsmål 13

I højhastigheds-digitale kredsløb er en meget vigtig logisk gate-parameter forplantningsforsinkelse : forsinkelsestiden mellem en ændring af tilstand på en ports input og den tilsvarende ændring af tilstanden på den pågældende gate output. Kontakt producentens dataark for enhver CMOS logic gate og rapporter om de typiske udbredelsesforsinkelsestider, der er offentliggjort der.

Forklar også, hvad der forårsager forplantningsforsinkelse i logiske porte. Hvorfor er ændringen i udgangstilstand ikke øjeblikkelig, når en input ændrer stater?

Reveal svar Skjul svar

Jeg vil forlade undersøgelsen af ​​specifikke udbredelsestidsforsinkelser til dig! Årsagen til forplantningsforsinkelsen er, at transistorer ikke kan tænde og slukke øjeblikkeligt. I isolerede gate-felt-effekt transistorer skyldes dette primært den tid, der kræves for at oplade eller aflade port-til-kanal-kapacitansen.

Opfølgningsspørgsmål: Hvilken forskel er der mellem høj til lav udgangstransitions versus lav-til-høj output overgange for porten du undersøgte? Hvilken overgang er hurtigere?

Bemærkninger:

Jeg udeladede med vilje svar på dette spørgsmål, ikke kun fordi jeg vil have eleverne selv at gøre forskningen, men også fordi det gør det mere interessant, når eleverne konsulterer forskellige dataark og udleder forskellige svar (for forskellige logiske "familier")!

Spørgsmål 14

Logiske porte er begrænset i antallet af gateindgange, som en udgang kan pålideligt drive. Denne grænse hedder fan-out :

Forklar hvorfor denne grænse eksisterer. Hvad handler det om opførelsen af ​​CMOS logiske porte, der i sig selv begrænser antallet af CMOS-indgange, at en CMOS-udgang kan køre "# 14"> Reveal svar Skjul svar

Der findes en fan-out-grænse for CMOS, fordi CMOS-udgange skal kilde og synke kapacitiv opladning og afladning af strøm fra CMOS-indgange. Jeg vil lade dig afgøre, hvorfor denne grænse er frekvensafhængig.

Bemærkninger:

For de relativt enkle digitale kredsløb, som begynder eleverne bygger, er fan-out sjældent et problem. Det er mere sandsynligt, at eleverne vil forsøge at køre en belastning, som er for "tung", hvilket forårsager det samme spændingsniveau problem.

Spørgsmål 15

En vigtig parameter for logisk gate kredsløb er støjmargin . Hvad er nøjagtigt "støjmargin", og hvordan er den defineret for logiske porte?

Specielt, hvor meget støjmargin har digitale kredsløb udelukkende sammensat af CMOS-porte? Hvordan sammenligner dette med støjmarginen for all-TTL kredsløb?

Bemærk: Du skal konsultere CMOS gate dataark for at besvare dette spørgsmål korrekt.

Reveal svar Skjul svar

Støjmargin er forskellen mellem de acceptable spændingsgrænser for tilsvarende indgangs- og udgangslogiske tilstande.

Bemærkninger:

Dette spørgsmål, der skal besvares ordentligt, involverer mere end blot en definition af "støjmargin." Studerende skal først opdage, at der er forskel på spændingsoverensstemmelsesniveauer for gate inputs versus outputs, og derefter genkende, at forskellen udgør en "margin" påtrykt vekselstrøm ("støj") må ikke overstige. De skal derefter præsentere deres svar i form af producentspecifikationer, der er opnået i dataark. Sammenfattende er der meget forskning, der skal ske for at besvare dette spørgsmål, men resultaterne vil være det værd!

Spørgsmål 16

En udvikling i CMOS logisk gate udvikling er mod lavere og lavere driftsspændinger. AUC-familien af ​​CMOS-logik kan f.eks. Operere på mindre end 2 volt V DD !

Forklar hvorfor dette er en trend i moderne logisk kredsløbsdesign. Hvilke fordele skyldes lavere driftsspændinger? Hvilke mulige ulemper resulterer også?

Reveal svar Skjul svar

Lavere driftsspændinger resulterer i mindre strømafledning. Støjmarginaler bliver dog "strammere" under de samme betingelser, hvilket er en ulempe.

Bemærkninger:

Diskuter denne tendens med dine elever, hvis det er muligt at citere eksempler fra industriel litteratur. Sørg for at spørge dine elever, hvorfor lavere driftsspændinger reducerer strømafbrydelsen (med henvisning til Joules lov, tak!), Og også hvorfor dette reducerer støjmarginer.

Spørgsmål 17

Forudsig, hvordan driften af ​​dette logiske gate kredsløb vil blive påvirket som følge af de følgende fejl. Overvej hver fejl uafhængigt (dvs. en ad gangen, ingen flere fejl):

Diode D 1 fejler åben:
Diode D 1 fejler ikke kort:
Diode D 2 fejler åben:
Diode D 2 fejler ikke kort:
Transistor Q 1 fejler åben (afløb til kilde):
Transistor Q 2 fejler åben (afløb til kilde):

For hver af disse betingelser, forklar hvorfor de resulterende virkninger vil forekomme.

Reveal svar Skjul svar

Diode D 1 fejler åben: Ingen effekt.
Diode D 1 fejler ikke kort: Udgang altid i lav tilstand, mulig skade på kredsløb, når indgangen tvinges lavt af en anden port (eller switch).
Diode D 2 fejler åben: Ingen effekt.
Diode D 2 mangler kortere: Udgang altid i høj tilstand, mulig skade på kredsløb, når indgangen tvinges højt af en anden port (eller skifte).
Transistor Q 1 fejler åben (afløb til kilde): Output kan ikke kildestrøm i høj tilstand, men er stadig i stand til at synke strøm i lav tilstand.
Transistor Q 2 fejler åben (afløb til kilde): Output kan ikke synke strøm i lav tilstand, men kan stadig kildestrøm i høj tilstand.

Bemærkninger:

Formålet med dette spørgsmål er at nærme sig domænet for kredsløbsfejlfinding ud fra et perspektiv om at vide, hvad fejlen er, snarere end kun at vide, hvad symptomerne er. Selvom dette ikke nødvendigvis er et realistisk perspektiv, hjælper det eleverne med at opbygge den grundlæggende viden, der er nødvendig for at diagnosticere et fejlet kredsløb fra empiriske data. Spørgsmål som dette skal følges (til sidst) af andre spørgsmål, der beder eleverne om at identificere sandsynlige fejl baseret på målinger.

Spørgsmål 18

Identificer mindst tre forskellige transistorfejl i denne CMOS logic gate, der kan få udgangen til at mislykkes lavt :

Reveal svar Skjul svar

Transistor Q 1 mislykkedes kortsluttet (afløb til kilde).
Transistor Q 4 mislykkedes åben (afløb til kilde).
Transistor Q 5 mislykkedes åben (afløb til kilde).
Transistor Q 10 mislykkedes kortsluttet (afløb til kilde).

Bemærkninger:

Én måde for eleverne at nærme sig på dette problem er at tegne skematisk i gate symbol form, en NAND gate efterfulgt af tre omformere:

Diskuter med dem, hvorfor denne fremgangsmåde kan være nyttig til at bestemme mulige komponentfejl i det integrerede kredsløb.

Spørgsmål 19

En elev bygger følgende kredsløb for at demonstrere en NAND-ports adfærd:

Når eleverne tester kredsløbet, er der dog noget galt:

Begge kontakter LOW, ingen lys.
One switch HIGH, den anden switch LOW; LED lyser.
One switch LOW, den anden switch HIGH; LED lyser.
Begge skifter HIGH, ingen lys.

I stedet for at fungere som en NAND-port, synes det at opføre sig som om det var en eksklusiv-ELLER port! Ved at undersøge kredsløbet for fejl registrerer eleven manglende strømforbindelser til chippen - med andre ord er hverken V DD eller V SS forbundet med strømkilden.

Selv om dette helt sikkert er et problem, bliver den studerende undskyld: "Hvordan fungerede kredsløbet nogensinde?" # 19 "> Reveal svar Skjul svar

Chipens interne indgangsbeskyttelsesdioder tillod omskifterindgangene til at levere driftstrøm til MOSFET-transistorerne.

Bemærkninger:

Som instruktør af elektronik har jeg set, at eleverne gør denne fejl utallige gange. Hvad der er særlig besværligt ved denne fejl er chipets tilsyneladende intermitterende opførsel. Uden strøm til chipet antager de fleste studerende, at der slet ikke ville være nogen funktion. Så når de ser chippen fungerer tilfredsstillende i nogle af dens kreds stater, er de tilbøjelige til at antage magt er ikke et problem!

Spørgsmål 20

Hvad betyder det, hvis du ser et logisk gate symbol i et skematisk diagram med en mærkelig udseende "S" figur trukket ind i den?

Reveal svar Skjul svar

S-figuren, som ligner en magnetisk BH hysterese kurve, markerer denne port som en Schmitt-trigger . Jeg vil lade dig gøre forskningen for at afgøre, hvad det betyder i forbindelse med gatefunktionen.

Bemærkninger:

Schmitt-udløserporte er uundværlige for visse logiske kredsløbsapplikationer. Det er vigtigt, at eleverne genkender deres funktion og anvendelighed.

I øvrigt giver dette spørgsmål en god mulighed for at gennemgå magnetiske hysterese kurver, da det sandsynligvis har været et stykke tid siden eleverne sidst studerede elektromagnetisme teori!

Spørgsmål 21

I CMOS-kredsløb er den ene side af DC-strømforsyningen normalt mærket som "V DD ", mens den anden side er mærket som "V SS ". Hvorfor er dette "# 21"> Reveal svar Skjul svar

Etiketterne V DD og V SS skal betyde "henholdsvis strømforsyning til afløb og kildesider af MOSFET'er. Denne nomenklatur er faktisk et holdover fra forældede NMOS gate designs, som udelukkende brugte N-kanal MOSFETS. Selv om det ikke giver stor mening i CMOS-kredsløb (du kan se hvorfor, hvis du undersøger det interne skematiske diagram for en CMOS-port), er det den standard måde at angive strømforsyningsterminaler til CMOS-kredsløb.

Opfølgningsspørgsmål: Hvilke polariteter repræsenterer disse respektive etiketter?

Bemærkninger:

Ahhh, udgangene til gårsdagens teknologi! Hvad kan jeg sige? Sommetider betyder "stick", selv når det ikke giver mening for dem.

Spørgsmål 22

Et meget vigtigt begreb at forstå i digital kredsløb er forskellen mellem nuværende sourcing og nuværende synkronisering . Eksempelvis undersøge dette CMOS inverterende buffer gate kredsløb, forbundet til en belastning:

Er dette gate kredsløb konfigureret til kildebelastningsstrøm, sink load current eller gøre begge "# 22"> Reveal svar Skjul svar

I dette særlige tilfælde, den måde, hvorpå belastningen (LED) er forbundet til udgangen af ​​porten, vil porten kun synke strøm. Porten er imidlertid i stand til at indkøbe strøm til en belastning, hvis kun belastningen var forbundet forskelligt.

Opfølgningsspørgsmål: Træk kredsløbet igen for at vise portens strømforsyning til en LED-belastning.

Bemærkninger:

Dette meget vigtige koncept forstås bedst ud fra konceptet for konventionel strømstrøm notation. Vilkårene virker bagud, når elektronstrøm notation bruges til at spore strøm gennem udgangstransistoren.

Et forvekslingspunkt, jeg har oplevet blandt eleverne, er, at den nuværende kan gå enten i retningen (ind eller ud) af en port med totempolede udgangstransistorer (kan synke eller kildestrøm). Nogle elever synes at have en konceptuel vanskelighed med at gå ind i udgangsterminalen på et gate kredsløb, fordi de fejlagtigt forbinder "out" udefra som en henvisning til strømretningen snarere end retning af information eller data.

En analogi, jeg har brugt til at hjælpe eleverne med at overvinde dette problem, er at to personer bærer en lang stolpe:

Antag at disse mennesker er i et mørkt, støjende rum, og de bruger stangen som et middel til simpel kommunikation mellem dem. For eksempel kan en person trække på stangen for at få den anden persons opmærksomhed. Måske kunne de endda udvikle et simpelt kodesystem til at kommunikere tanker (1 slæbebåd = hej, 2 slæbebåde = farvel, 3 slæbebåde = Jeg synes, det er en dum måde at kommunikere på, 4 slæbebåde = lad os forlade dette værelse osv.). Hvis en af ​​personerne skubber på stangen i stedet for at trække på stangen for at få den anden persons opmærksomhed, ændrer retningen af ​​stangens bevægelse retningen af ​​kommunikationen mellem de to persons "panelpanelpanelets standard"

Spørgsmål 23

Antag, at en CMOS-inverterende bufferport skulle drive en overvejende induktiv belastning, såsom et lille relæspole:

Normalt vil det blive betragtet som en god designpraksis for at forbinde en kommuterende diode parallelt med relæspolen for at forhindre højspændings-transienter, når spolen er slukket. Dette er imidlertid ikke nødvendigt, når en CMOS-port driver en spole. Forklar hvorfor.

Reveal svar Skjul svar

Hvis du troede svaret på dette spørgsmål var, "fordi MOSFET transistorer er immune for skade fra højspændings transienter, " du var forkert. Hvis noget, er MOSFETer endnu mere modtagelige for skader fra højspændingstransienter end BJT'er, da de er tynde isolerede porte.

Det korrekte svar har at gøre med MOSFETs bilaterale (ikke polaritetsfølsomme) karakter ved udførelse. Spor strømretningen gennem relæspolen, mens den er tilsluttet, og på det tidspunkt, hvor portudgangen skifter til en "lav" tilstand, og du vil forstå, hvorfor der ikke er brug for en kommuterende diode i dette kredsløb.

Bemærkninger:

Ved at undersøge en af ​​de supplerende fordele ved at bruge CMOS i stedet for TTL, får eleverne en god gennemgang af induktortransistor og transistorteori. Bed dine elever om at forklare, hvorfor en TTL-gate ville kræve relæspolen at have en kommuterende diode, så porten ikke bliver ødelagt af induktivt "kickback".

Spørgsmål 24

Et problem, der er unikt for visse typer CMOS logiske porte, er noget, der hedder SCR latchup . Dette er en unormal tilstand, der kan ødelægge et kredsløb, eller i det mindste forårsager driftsproblemer i et kredsløb. Forklar, hvad dette fænomen er, og hvad der forårsager det.

Reveal svar Skjul svar

Hvis en indgang eller udgang fra et CMOS-gate kredsløb drives over V DD, selv om øjeblikket, kan kredsløbet "låses" som en SCR, hvilket forårsager, at V DD bliver kortsluttet til V SS internt. Dette gøres mulig ved, hvordan CMOS transistorer fremstilles på det integrerede kredsløbs substrat.

Udfordringsspørgsmål: Henvisning af en tværsnitsbillede af et integreret CMOS-portkreds, viser "SCR" dannet af transistorerne, og forklar hvordan det kan blive "fyret" ved overdreven indgangsspænding til porten.

Bemærkninger:

Baseret på deres kendskab til thyristorer, skal dine elever være i stand til at fortælle dig, hvordan du bedst kan "frigøre" en CMOS-port fast i denne tilstand. Udfordre dem med dette problem, og også med spørgsmålet om, hvordan man kan opdage en sådan tilstand som det sker.

Giv dine elever opmærksom på, at ikke alle CMOS-familier udviser dette problem, og at producenterne har været ivrige efter at tage imod alvorlige designfejl som disse. Hvis ikke andet, bør dette forstærke lektionen, at man aldrig bør overskride forsyningsspændingsspændingen for nogen form for aktivt kredsløb, det være sig en op-amp, port eller noget andet, medmindre det udtrykkeligt er tilladt af fabrikanten.

Spørgsmål 25

Hvilken logisk tilstand antager en flydende CMOS-gateindgang naturligvis "# 25"> Reveal svar Skjul svar

En flydende CMOS-port antager ikke nogen bestemt logisk tilstand! Den logiske tilstand af en flydende CMOS-gateindgang er ubestemt.

Opfølgningsspørgsmål: Hvilken tilstand antager en flydende indgang for en højhastighedstog CMOS (74HCxx) logikport, som er designet til at blive en opgradering / udskiftning af traditionelle TTL-porte?

Bemærkninger:

Bed dine elever om at forklare deres svar baseret på en analyse af internerne på en CMOS-port, i modsætning til internerne i en TTL-gate. Memorisering er ikke godt nok - eleverne skal forstå, hvorfor disse forskellige logiske familier opfører sig som de gør.

Spørgsmål 26

Som elektronik instruktør har jeg mulighed for at se mange kreative fejltagelser foretaget af eleverne, da de lærer at opbygge kredsløb. En meget almindelig fejl lavet i CMOS kredsløbskonstruktion manifesterer sig i uregelmæssig adfærd: kredsløbet kan fungere korrekt i et stykke tid, men pludselig og tilfældigt stopper det. Derefter begynder du bare at vende din hånd ved siden af ​​kredsløbet igen!

Dette problem er især udbredt i dage, hvor luftfugtigheden er lav, og statiske elektriske ladninger nemt akkumuleres på genstande og mennesker. Forklar, hvilken slags CMOS ledningsfejl ville forårsage en drevet logisk gate til at opføre sig uretmæssigt på grund af nærliggende statiske elektriske felter, og hvad den rigtige løsning er på dette problem.

Reveal svar Skjul svar

Dette klassiske problem skyldes manglende pullup- eller pulldown-modstande på CMOS-portindgange.

Bemærkninger:

Studerende tror jeg er en troldmand ved at kunne fejle deres CMOS-kredsløb ved blot at vinke min hånd ud for dem. Nej, jeg er bare klog på måder at faa fælles studentfejl!

Spørgsmål 27

Logiske sonder er nyttige værktøjer til fejlfinding af digitale logiske gate kredsløb, men de har bestemt begrænsninger. I dette simple kredsløb vil en logisk sonde give korrekte "høje" og "lave" aflæsninger ved testpunkt 1 (TP1), men den vil altid læse "lav" (selvom LED'en er tændt) ved testpunkt 2 (TP2):

Nu er udgangen af ​​porten naturligvis "høj", når LED'en er tændt, ellers ville den ikke modtage nok spænding til at belyse. Hvorfor undlader en logisk sonde at indikere en høj logisk tilstand ved TP2 "# 27"> Reveal svar Skjul svar

Jeg vil ikke give bort svaret her, men det har noget at gøre med rigtige CMOS logiske niveau spændinger.

Opfølgningsspørgsmål: Dette LED-kredsløb er ret simpelt, og scenariet er næsten dumt, fordi LED'ens tilstedeværelse gør det muligt at kontrollere logiktilstanden på TP1 og TP2 overflødigt! Kan du tænke på et andet kredsløb eller en situation, hvor en lignende falsk læsning kan vises af en logisk sonde - hvor logisk tilstand ikke er blevet visuelt indlysende ved tilstedeværelsen af ​​en LED?

Bemærkninger:

Det er nemt for eleverne at overse begrænsningerne af en logisk sonde, og at glemme, hvad der faktisk driver det til at sige "højt" eller "lavt" når man måler et logisk niveau. Derfor foretrækker jeg i lavhastighedskredsløb at bruge en god digital voltmeter i stedet for en logisk sonde til at skelne logiske tilstande. Med et voltmeter kan du se præcis, hvad spændingsniveauet er, og afgøre, om logisk tilstand er marginal eller ej.

  • ← Forrige regneark

  • Regneark Indeks

  • Næste regneark →