Flip-Flop Circuits

Latches and Flip-Flops 1 - The SR Latch (Juni 2019).

$config[ads_text] not found
Anonim

Flip-Flop Circuits

Digitale kredsløb


Spørgsmål 1

Lad ikke bare sidde der! Byg noget !!

At lære at analysere digitale kredsløb kræver meget undersøgelse og praksis. Normalt praktiserer eleverne ved at arbejde igennem masser af prøveproblemer og kontrollere deres svar mod dem fra lærebogen eller instruktøren. Mens dette er godt, er der en meget bedre måde.

Du vil lære meget mere ved faktisk at opbygge og analysere rigtige kredsløb, så din testudstyr giver svarene "i stedet for en bog eller en anden person. Følg disse trin for succesfulde øvelser i kredsløbsopbygning:

  1. Tegn skematisk diagram for det digitale kredsløb, der skal analyseres.
  2. Opbyg forsigtigt dette kredsløb på et brødbræt eller andet passende medium.
  3. Kontroller nøjagtigheden af ​​kredsløbets konstruktion, efter hver ledning til hvert forbindelsessted, og kontroller disse elementer en for en på diagrammet.
  4. Analyser kredsløbet, bestemmer alle output logiske tilstande for givne indgangsforhold.
  5. Mål forsigtigt de logiske tilstande for at kontrollere nøjagtigheden af ​​din analyse.
  6. Hvis der er fejl, skal du omhyggeligt kontrollere dit kredsløbs konstruktion mod diagrammet, og analyser derefter kredsløbet omhyggeligt igen og mål igen.

Sørg altid for, at strømforsyningsspændingsniveauet er inden for specifikationen for de logikkredsløb, du planlægger at bruge. Hvis TTL, skal strømforsyningen være en 5 volt reguleret forsyning, justeret til en værdi så tæt på 5.0 volt DC som muligt.

En måde du kan spare tid på og reducere muligheden for fejl er at begynde med et meget simpelt kredsløb og trinvis tilføje komponenter for at øge dens kompleksitet efter hver analyse, i stedet for at opbygge et helt nyt kredsløb for hvert øvelsesproblem. En anden tidsbesparende teknik er at genbruge de samme komponenter i en række forskellige kredsløbskonfigurationer. På den måde må du ikke måle en komponents værdi mere end én gang.

Reveal svar Skjul svar

Lad elektronerne selv give dig svarene på dine egne "praksisproblemer"!

Bemærkninger:

Det har været min erfaring, at eleverne kræver meget praksis med kredsløbsanalyse at blive dygtige. Til dette formål giver instruktører normalt deres elever mange øvelsesproblemer til at arbejde igennem og giver svar til, at eleverne tjekker deres arbejde imod. Mens denne tilgang gør eleverne dygtige i kredsløbsteori, undlader det at uddanne dem fuldt ud.

Studerende behøver ikke bare matematisk praksis. De har også brug for rigtige, praktisk praktiske bygningskredsløb og brug af testudstyr. Så jeg foreslår følgende alternative tilgang: eleverne skal bygge deres egne "praksisproblemer" med virkelige komponenter og forsøge at forudsige de forskellige logiske tilstande. På den måde kommer den digitale teori "levende", og de studerende får praktisk færdighed, de ikke ville vinde ved blot at løse boolske ligninger eller forenkle Karnaugh-kort.

En anden grund til at følge denne metode er at lære studerende videnskabelig metode : processen med at teste en hypotese (i dette tilfælde logiske tilstand forudsigelser) ved at udføre et rigtigt eksperiment. Studerende vil også udvikle rigtige fejlfindingskompetencer, da de lejlighedsvis laver kredsløbsbyggeri fejl.

Tilbring et par øjeblikke med din klasse for at gennemgå nogle af de "regler" for bygningskredsløb, før de begynder. Diskuter disse spørgsmål med dine elever på samme socratiske måde, som du normalt vil diskutere arbejdsarkets spørgsmål, snarere end blot at fortælle dem, hvad de burde og ikke burde gøre. Jeg ophører aldrig med at blive overrasket over, hvor dårlige eleverne får fat i instruktioner, når de præsenteres i et typisk foredrag (instruktørmonolog) format!

Jeg anbefaler stærkt CMOS logik kredsløb til hjemme eksperimenter, hvor eleverne måske ikke har adgang til en 5 volt reguleret strømforsyning. Moderne CMOS-kredsløb er langt mere robust med hensyn til statisk udladning end de første CMOS-kredsløb, så frygt for, at eleverne beskadiger disse enheder ved ikke at have et "korrekt" laboratorieopsætning derhjemme, er stort set ugrundede.

En note til de instruktører, der kan klage over den "spildte" tid, der kræves for at få eleverne til at opbygge virkelige kredsløb i stedet for bare at matematisk analysere teoretiske kredsløb:

Hvad er formålet med eleverne, der tager dit kursus? Panelarkontrolpanelets standardpanel?

Spørgsmål 2

En fælles topologi til DC-AC-omformer kredsløb bruger et par transistorer til at skifte DC-strøm gennem den centrertilbøjede vikling af en step-up-transformer, som denne:

For at denne form for kredsløb skal fungere korrekt, skal transistoren "skyde" signalerne være nøjagtigt synkroniseret for at sikre at de to aldrig tændes samtidigt. Det følgende skematiske diagram viser et kredsløb for at generere de nødvendige signaler:

Forklar, hvordan dette kredsløb virker, og identificer placeringen af ​​frekvensstyringen og pulskontrollens kontrolpotentiometre.

Reveal svar Skjul svar

Et tidsdiagram er værd at tusinde ord:

V ref = DC referencespænding indstillet af pulscykluspotentiometer
V-dæk = Spænding målt på topstikket på 555's kondensator
V comp = Komparator udgangsspænding
V 555 (ud) = 555 timers udgangsspænding
Q = Ikke-omvendt output fra JK-flip-flop
(Q) = Omvendt output af JK flip-flop

Opfølgningsspørgsmål: Hvilken retning skal du flytte frekvenspotentiometeret for at øge udgangsfrekvensen af ​​dette kredsløb "noter skjult"> Noter:

Dette spørgsmål er en øvelse i skematisk diagram og timing diagram fortolkning. Forresten, jeg har bygget og testet dette kredsløb, og jeg kan sige det virker meget godt.

Spørgsmål 3

En almindelig type roterende encoder er en konstrueret til at producere en kvadraturudgang :

De to LED / fototransistorpar er arrangeret på en sådan måde, at deres pulsudgange altid er 90 ° ud af fase med hinanden. Kvadraturudgangskodere er nyttige, fordi de tillader os at bestemme bevægelsesretningen såvel som inkremental position.

At opbygge et kvadraturretningsdetektorkredsløb er nemt, hvis du bruger en D-type flip-flop:

Analyser dette kredsløb, og forklar hvordan det virker.

Reveal svar Skjul svar

Betjeningen af ​​dette kredsløb er ret let at forstå, hvis du tegner et pulsdiagram for det og analyserer flip-flopens output over tid. Når encoderdisken drejes med uret, går Q-udgangen højt. Når mod uret går Q lavt.

Opfølgningsspørgsmål: kommentere notationen anvendt til dette kredsløbs output. Hvad siger etiketten "CW / (CCW)" til dig uden at skulle analysere kredsløbet på alle "notater skjult"> Noter:

Kvadraturretningsdetekteringskredsløb som dette bliver vigtige, når encodere er forbundet til digitale modkredsløb. Den supplerende notation er også meget almindelig i modkredsløb.

Studerende kan vise en modvilje mod at tegne et timediagram, når de nærmer sig dette problem, selv når de indser brugen af ​​et sådant diagram. I stedet vil mange forsøge at finde ud af kredsløbet ved blot at se på det. Bemærk vægten på ordet "prøve". Dette kredsløb er meget sværere at regne ud uden et tidsdiagram! Afhold din forklaring af dette kredsløb, indtil hver elev viser dig et tidsdiagram for det. Fremhæv det faktum, at dette trin, selvom det bruger lidt tid, faktisk er en tidsparer i sidste ende.

Spørgsmål 4

Bestem de endelige udgangstilstande over tid for følgende kredsløb, bygget fra D-type indhegninger:

Ved hvilke specifikke tider i pulsdiagrammet antager den endelige udgang indgangsstatus "# 4"> Reveal svar Skjul svar

Det endelige output antager den samme logiske tilstand som indgangen kun, når aktiveringsindgangssignalet (B) overgår fra "højt" til "lavt".

Bemærkninger:

Bemærk, at ved at tilføje en anden lås, ligner den overordnede opførsel kun lidt opførsel af en D-type lås. Med tilføjelsen af ​​den anden lås har vi ændret dette kredsløb til en flip-flop, specielt af master-slave sorten.

Spørgsmål 5

Vanligvis anses forplantningsforsinkelse som et uønsket kendetegn ved logiske porte, som vi simpelthen må leve med. Andre gange er det et nyttigt, selv nødvendigt træk. Tag for eksempel dette kredsløb:

Hvis portene, der udgjorde dette kredsløb, havde en nulforplantningsforsinkelse, ville det slet ikke udføre nogen brugbar funktion. For at bekræfte denne triste kendsgerning skal du analysere dens steady state-respons på et "lavt" indgangssignal og derefter til et "højt" indgangssignal. Hvilken tilstand er AND-portens output altid i "// www.beautycrew.com.au//sub.allaboutcircuits.com/images/quiz/01362x02.png">

Hvad bemærker du om tilstanden til AND-portens produktion nu?

Reveal svar Skjul svar

Opfølgningsspørgsmål: Beskriv præcis, hvilke betingelser der er nødvendige for at opnå et "højt" signal fra udgangen af ​​dette kredsløb, og hvad bestemmer varigheden af ​​denne "høje" puls.

Bemærkninger:

Fortæl dine elever om, at dette kredsløb er en speciel type one-shot og udsender en enkelt puls af begrænset varighed for hver avanceret overgang af indgangssignalet.

Spørg dine elever om, hvad vi kunne gøre, hvis vi ønskede at gøre udgangspulsen for dette one-shot-kredsløb længere (eller kortere).

Spørgsmål 6

Forklar, hvordan du vil bruge et oscilloskop til at måle udbredelsesforsinkelsen af ​​en halvlederlogisk gate. Tegn et skematisk diagram, hvis det er nødvendigt. Er forplantningsforsinkelsestidene typisk ens for en digital port, der overgår fra "lav" til "høj" versus fra "høj" til "lav" "// www.allaboutcircuits.com/textbook/digital/chpt-5/relay-construction / "> elektromekaniske relæer har en ækvivalent parameter til udbredelsesforsinkelse. Hvis ja, hvordan antager du størrelsen af ​​et relæs forsinkelse sammenligner med en halvlederport, og hvorfor?

Reveal svar Skjul svar

Jeg overlader de eksperimentelle designoplysninger til dig. Jeg vil dog fortælle dig, at du ikke nødvendigvis skal bruge et digitalt lagringsoscilloskop til at "fange" en forbigående bølgeform til måling af udbredelsesforsinkelse, hvis du anvender lidt kreativitet. Tip: Brug en signalgenerator til at sende en højfrekvent firkantbølge til porten efter eget valg, og brug et oscilloskop uden opbevaring til at overvåge resultaterne.

Og ja, elektromekaniske relæer har også selvstændige forsinkelsestider, som har tendens til at være langt større end dem, der opstår med halvlederlogiske porte.

Bemærkninger:

Dette spørgsmål gør en fremragende demonstration i klassen. Det viser denne praktiske parameter i form af, at eleverne skal kunne kinestetisk forholde sig til.

Hold dine elever ansvarlige for at undersøge dataark, snarere end blot at kigge op informationerne i en lærebog. I sidste ende vil læsning af dataark og applikationer, der er skrevet af fabrikanterne, holde dem ajour med den nyeste teknologi meget mere effektivt end lærebøger, da de fleste lærebøger, jeg har set, har tendens til at ligge bag den nyeste i løbet af et par år i det mindste . Der er rigdom af oplysninger, der kan hentes fra producenternes litteratur, så forbered dine elever til at bruge det!

Forklar til dine elever, at relæer ikke kun har aktiveringsforsinkelse, men de fleste af dem udviser også en betydelig kontaktstop også. Kontaktstop er et problem, især hvor relæer sender signaler til solid state logic kredsløb, i langt større grad end hvor relæer sender signaler til andre relæer. Specielle relæer kan opnås, hvis design minimerer aktiveringstid og studs, men begge karakteristika er langt værre end nogen tilsvarende virkninger i halvlederlogiske porte.

Spørgsmål 7

Bestem Q og (Q) udgangstilstandene for denne D-type gated latch, givet følgende input betingelser:

Antag nu, at vi tilføjer et udbredelsesforsinkelsesbaseret one-shot-kredsløb til Aktiver linien i denne D-type gated latch. Reanalyser kredsløbets udgang under de samme indgangsforhold:

Kommenter forskellene mellem disse to kredsløbs svar, især med henvisning til det aktiverende indgangssignal (B).

Reveal svar Skjul svar

Opfølgningsspørgsmål: Et af disse kredsløb betegnes som kant-udløst . Hvilken er det "Noter skjult"> Noter:

Diskuter med dine elever begrebet kant-triggering, og hvordan det implementeres i (en af) kredsløbene i dette spørgsmål. Bed dem om at beskrive eventuelle tips, de måtte have opdaget for at analysere pulsbølgeformer. Især er der særlige tider, hvor vi skal være opmærksomme på D-indgangssignalet for at bestemme, hvad udgangene gør, og hvor som helst vi kan ignorere D-indgangsstatusen?

Udfordringsspørgsmålet om udbredelsesforsinkelser er meningen at minde eleverne om, at de perfekt synkroniserede tidsdiagrammer ses i lærebøger, er ikke præcis hvad der sker i det virkelige liv. Bed dine elever om at uddybe, hvilke virkelige forhold der ville gøre sådanne udbredelsesforsinkelser relevante. Er der applikationer af digitale kredsløb, hvor vi kan alt andet end ignorere sådanne forsinkelser?

Spørgsmål 8

Vist her er to digitale komponenter: en D-type lås og en D-type flip-flop :

Bortset fra det dumme navn, der skelner mellem en "flip-flop" fra en lås "# 8"> Reveal svar Skjul svar

En "flip-flop" er en lås, der kun ændrer output ved den stigende eller faldende kant af klokkepulsen.

Bemærkninger:

Bemærk til dine elever, at timeprogrammet for en flip-flop kaldes et ur snarere end en aktivering . Bed dem om at identificere, hvilke forskelle i symbolik der viser denne skelnen mellem de to enheder.

Spørgsmål 9

Forklar, hvordan tilsætningen af ​​et propagationsforsinkelsesbaseret one-shot-kredsløb til aktiveringsindgangen til en SR-lås ændrer dets adfærd:

Især henviser dit svar til en sandhedstabel for dette kredsløb.

Reveal svar Skjul svar

Udgangene fra denne enhed må kun ændres tilstand, når "clock" -signalet (C) overgår fra lav til høj:

Udfordringsspørgsmål: Hvad sker der i "ugyldig" tilstand for denne SR-flip-flop "Noter skjult"> Noter:

Diskuter med dine elever hvad der sker i dette kredsløb, når klokkesignalet gør andet end overgang fra lav til høj. Hvilken tilstand (er) er ækvivalent i en regelmæssig SR-låsekreds?

Udfordringsspørgsmålet er specielt vanskeligt at besvare. "Ugyldige" stater er nemme at bestemme i regelmæssige SR-låse kredsløb, gated eller un-gated. Men fordi en SR- flip-flop kun er kortvarigt "gated" ved kanten af ​​kloksignalet, er dens udgange falder til, efter at kantshændelsen er gået, meget vanskeligere at bestemme.

Spørgsmål 10

Plain SR-låsekredsløb er "indstillet" ved at aktivere S-indgangen og deaktivere R-indgangen. Omvendt bliver de "nulstillet" ved at aktivere R-indgangen og deaktivere S-indgangen. Gated låse og flip-flops er dog lidt mere komplekse:

Beskriv hvilke input betingelser der skal være til stede for at tvinge hvert af disse multivibratorkredse til at indstille og nulstille .

For SR-låget:

Set ved. . .
Nulstil ved. . .

Til SR-flip-flop:

Set ved. . .
Nulstil ved. . .
Reveal svar Skjul svar

For SR-låget:

Sæt ved at gøre S høj, R lav og E høj.
Reset ved at gøre R høj, S lav og E høj.

Til SR-flip-flop:

Sæt ved at lave S høj, R lav og C overgang fra lav til høj.
Nulstil ved at lave R høj, S lav og C overgang fra lav til høj.

Bemærkninger:

Formålet med dette spørgsmål er at gennemgå definitionerne af "set" og "reset" såvel som at differentiere låse fra flip-flops.

Spørgsmål 11

Bestem outputstilstandene for denne SR-flip-flop, givet de viste pulsindgange:

Reveal svar Skjul svar

Bemærkninger:

For at kunne besvare dette spørgsmål skal eleverne identificere hvad "boblen" betyder på urindgangen, og relaterer det til timediagrammet. Bed dine elever om at dele de tips, de måtte have med hensyn til analysen af ​​timingdiagrammer, specielt hvilke punkter i diagrammet er kritiske (dvs. hvilke tidspunkter er de eneste punkter, hvor outputene faktisk kan ændre tilstander).

Spørgsmål 12

En ekstremt populær variation på temaet for en SR-flip-flop er det såkaldte JK-flip-flop- kredsløb vist her:

Bemærk, at en SR-flip-flop bliver en JK-flip-flop ved at tilføje et andet lag af feedback fra outputene tilbage til de aktiverende NAND-porte (som nu er tre-input, i stedet for to-input). Hvad skaber denne tilføjede feedback "# 12"> Reveal answer Skjul svar

Opfølgningsspørgsmål: kommentere forskellen mellem denne sandhedstabel og sandtabellen for en SR-flip-flop. Er der nogen operationelle fordele, du ser til JK-flip-flops over SR-flip-flops, der gør dem så meget mere populære "noter skjult"> Noter:

Jeg har fundet ud af, at JK-flip-flop-kredsløb analyseres bedst ved at indstille indgangsbetingelser (1'er og 0'er) på et skematisk diagram, og derefter følger alle portoutputsændringer ved næste klokkeovergang. En teknik, der virkelig fungerer fint i klasseværelset for at gøre dette, er at projicere et skematisk diagram på en ren whiteboard ved hjælp af en overhead projektor eller computer projektor og derefter skrive 1 og 0 staterne med pen på tavlen. Dette giver dig mulighed for hurtigt at slette 1'erne og 0'erne efter hver analyse uden at skulle tegne skematisk diagram igen. Som altid anbefaler jeg, at eleverne faktisk gør skrivningen, idet du tager rollen som en træner, hjælper dem i stedet for blot at tænke på dem.

Spørgsmål 13

Bestem hvilke indgangsvilkår der er nødvendige for at indstille, nulstille og veksle disse to JK-flip-flops:

Til JK-flip-flop med aktive højindgange:

Set ved. . .
Nulstil ved. . .
Veksle ved. . .

Til JK-flip-flop med aktive lave indgange:

Set ved. . .
Nulstil ved. . .
Veksle ved. . .
Reveal svar Skjul svar

I begge tilfælde får du flip-flopet til at gå ind i disse tre tilstande ved at gøre følgende:

Sæt ved at aktivere J, deaktivere K og clocking C.
Reset ved at aktivere K, deaktivere J og clocking C.
Veksle ved at aktivere J og K samtidigt og clocking C.

Specifikt, men her er hvad du skal gøre for hver flip-flop, angivet med hensyn til "høje" og "lave" logiske tilstande:

Til JK-flip-flop med aktive højindgange:

Sæt ved at lave J høj, K lav og C overgang fra lav til høj.
Nulstil ved at lave K høj, J lav og C overgang fra lav til høj.
Veksle ved at lave J høj, K høj og C overgang fra lav til høj.

Til JK-flip-flop med aktive lave indgange:

Sæt ved at lave K høj, J lav og C overgang fra høj til lav.
Nulstil ved at lave J høj, K lav og C overgang fra høj til lav.
Veksle ved at lave J lav, K lav og C overgang fra høj til lav.

Bemærkninger:

Dette spørgsmål gennemgår de grundlæggende tilstande af JK-flip-flops, såvel som betydningen af ​​aktive lave indgange.

Spørgsmål 14

Bestem outputstilstandene for denne JK-flip-flop, givet de viste pulsindgange:

Reveal svar Skjul svar

Bemærkninger:

Bed eleverne om at identificere disse regioner på timingsdiagrammet, hvor flip-flop er indstillet, nulstilles og skiftes .

Spørgsmål 15

Bestem outputstilstandene for denne D-flip-flop, givet de viste pulsindgange:

Reveal svar Skjul svar

Bemærkninger:

Bed eleverne om at identificere disse regioner på timingsdiagrammet, hvor flip-flopen indstilles og nulstilles .

Spørgsmål 16

Bestem outputstilstandene for denne JK-flip-flop, givet de viste pulsindgange:

Reveal svar Skjul svar

Bemærkninger:

Bed eleverne om at identificere disse regioner på timingsdiagrammet, hvor flip-flop er indstillet, nulstilles og skiftes .

Spørgsmål 17

Flip-flops er ofte udstyret med asynkrone input linjer samt synkrone input linjer. Denne JK-flip-flop har for eksempel både "forudindstillede" og "klare" asynkrone indgange:

Beskriv funktionerne i disse indgange. Hvorfor ville vi nogensinde gerne bruge dem i et kredsløb "# 17"> Reveal svar Skjul svar

"Asynkrone" indgange tvinge udgangene til enten "set" eller "reset" tilstand uafhængig af uret. "Synkron" indgange har kun kontrol over flip-flopens udgange, når klokkeimpulsen tillader det.

Hvad angår hvorfor de asynkrone indgange er aktive-lave, giver jeg dig ikke direkte svaret. Men jeg vil give dig et tip: Overvej en TTL implementering af denne flip-flop.

Bemærkninger:

Bemærk til dine elever, at de forudindstillede og klare indgange undertiden hedder henholdsvis direkte indstilling og direkte reset . Gennemgå med dine elever hvad det betyder for en input at være "aktiv-lav" versus "aktiv høj". Spørg dem, hvilke konsekvenser der kan opstå, hvis en kredsløbsdesigner misforstod indgangstilstandene og ikke har givet den rigtige type signal til kredsløbet .

Spørgsmål 18

En videnskabsmand bruger et mikroprocessorsystem til at overvåge den booleanske ("høje" eller "lave") status af en partikelføler i hendes hurtige nukleare eksperiment. Problemet er, at de nukleare hændelser detekteres af sensoren, kommer og går meget hurtigere end mikroprocessoren kan prøve dem. Enkelt sagt er pulserne, der udsendes af sensoren, for korte til at blive "fanget" af mikroprocessoren hver gang:

Hun beder flere teknikere om at forsøge at løse problemet. Man forsøger at ændre mikroprocessorens program for at opnå en hurtigere sampling rater, til ingen nytte. En anden recalibrer partikelføleren til at reagere langsommere, men det resulterer kun i savnede data (fordi de virkelige verdensdata ikke sænkes i overensstemmelse hermed!). Ingen løsning, der er prøvet hidtil, virker, fordi det grundlæggende problem er, at mikroprocessoren bare er for langsom til at "fange" de ekstremt korte pulshændelser, der kommer fra partikelføleren. Hvad der kræves, er en slags eksternt kredsløb for at "læse" sensorens tilstand ved forkanten af ​​en prøveimpuls, og hold så den digitale tilstand lang nok til, at mikroprocessoren registrerer det pålideligt.

Endelig kommer en anden elektroniktekniker sammen og foreslår denne løsning, men går derefter på ferie, så du kan gennemføre den:

Forklar, hvordan denne D-type flip-flop virker for at løse problemet, og hvilken handling mikroprocessoren skal tage på udgangsstiften for at gøre flip-flop-funktionen til en detektor for flere pulser.

Reveal svar Skjul svar

Flip-flopet bliver "set" hver gang en puls kommer fra sensoren. Mikroprocessoren skal rydde flip-flopen efter at have læst den indfangede puls, så flip-flopet vil være klar til at indfange og holde en ny puls.

Udfordringsspørgsmålet: Hvilken logikfamilie af flip-flop vil du anbefale bruges til denne applikation, da behovet for ekstremt hurtigt svar er nødvendigt "noter skjult"> Noter:

Dette er en meget praktisk applikation til en D-type flip-flop, og også en introduktion til en af ​​faldgruberne i mikroprocessorbaserede dataindsamlingssystemer. Forklar til dine elever, at den endelige tid, der kræves for en mikroprocessor til at cykle gennem sit program, kan føre til forhold som dette, hvor realtidsbegivenheder bliver savnet, fordi mikroprocessoren var "travl" med andre ting på det tidspunkt.

Spørgsmål 19

Identificer mindst en komponentfejl, der ville få flip-flopet til at indikere "uret" hele tiden, uanset omcoderens bevægelse:

For hver af dine foreslåede fejl, forklar hvorfor det vil medføre det beskrevne problem.

Reveal svar Skjul svar

Fototransistor Q 1 mislykkedes kortsluttet.
Modstand R 2 mislykkedes åbent.
Flipflop U 1- output mislykkedes højt.

Opfølgningsspørgsmål: Forklar hvorfor tilstedeværelsen af ​​omgivende lys nær fototransistorerne også kunne medføre, at dette problem opstår.

Bemærkninger:

Sørg for at diskutere med dine elever årsagerne til, at deres foreslåede fejl vil forårsage det angivne problem.

Spørgsmål 20

Antag, at en studerende ønsker at opbygge et lydstyret lampestyringskredsløb, hvorved en enkelt klappe eller en anden kraftig lydstop tænder lampen, og en anden enkelt klappe slukker den. Lyddetektions- og lampedrevskredsløbet vises her:

Tilføj en JK-flip-flop til dette skematiske diagram for at implementere skiftefunktionen.

Reveal svar Skjul svar

Bemærkninger:

Nogle studerende kan spørge, om der er nogen betydning for at bruge (Q) output i stedet for Q. Diskuter dette med dine elever: om de tror, ​​det vil gøre nogen forskel, eller hvis det bare var et vilkårligt valg foretaget af kredsløbets designer . Så spørg dem, hvordan de ville gå om at bevise deres dom.

Der er masser af "hvad hvis" fiaskoscenarier du kan spørge dine elever om her, og udfordre dem til at analysere dette kredsløb med et fejlsøgningsperspektiv. Hvis tiden tillader det, skal du have det sjovt med dette.

Spørgsmål 21

Hvis klokfrekvensen, der kører denne flip-flop, er 240 Hz, hvad er frekvensen af ​​flip-flopens udgangssignaler (enten Q eller (Q)) // www.beautycrew.com.au//sub.allaboutcircuits.com /images/quiz/01372x01.png ">

Reveal svar Skjul svar

f ud = 120 Hz

Opfølgningsspørgsmål: Hvordan kunne du bruge en anden flip-flop til at opnå et firkantbølgesignal på 60 Hz fra dette kredsløb?

Bemærkninger:

Bed dine elever om at tænke på nogle praktiske anvendelser til denne type kredsløb. For dem der er musikalsk tilbøjelige, spørg dem, hvad det musikalske forhold er mellem noter, hvis frekvenser er et nøjagtigt forhold på 2: 1 (hint: det er det samme interval som otte hvide nøgler på et klaverbordstastatur). Hvordan kunne et kredsløb som dette muligvis bruges i en musikalsk synthesizer?

Spørgsmål 22

Flip-flop-kredsløbet vist her er klassificeret som synkront, fordi begge flip-flops modtager klokkeimpulser på nøjagtig samme tid:

Definer følgende parametre:

Opsætningstid
Hold tid
Forplantning forsinkelsestid
Mindste klokkepulsvarighed

Derefter forklarer, hvordan hver af disse parametre er relevant i det viste kredsløb.

Reveal svar Skjul svar

Klokfrekvensen skal være langsom nok til, at der er tilstrækkelig opsætningstid før næste klokkeimpuls. Forplantningsforsinkelsestiden for FF1 skal også være større end holdetiden for FF2. Og selvfølgelig skal pulsbredden af ​​kloksignalet være lang nok til begge flip-flops til pålideligt "ur".

Bemærkninger:

Jeg kunne simpelthen have bedt eleverne om at definere betingelserne, men hvor er det sjovt i "panelpanelets standardpanel"

Spørgsmål 23

Find en producentens dataark for en flip-flop IC, og undersøge følgende parametre:

Flip-flop type (SR, D, JK)
Varenummer
ANSI / IEEE standard symbol
Hvor mange asynkrone indgange
Minimum opsætning og hold tider (vist i timing diagrammer)
Reveal svar Skjul svar

Jeg vil lade dig gøre forskningen om dette spørgsmål!

Bemærkninger:

Hvis eleverne hævder, at de "ikke kunne finde nogen dele til forskning, " foreslår følgende:

74107
74.109
74.112
40174
40175

Spørgsmål 24

Selvom JK-flip-flopens byttefunktion er en af ​​sine mest populære anvendelser, er dette ikke den eneste type flip-flop, der er i stand til at udføre en vekselfunktion. Se den overraskende alsidige D-type flip-flop konfigureret til at gøre det samme:

Forklar, hvordan dette kredsløb udfører "skift" -funktionen mere almindeligt forbundet med JK-flip-flops.

Reveal svar Skjul svar

Ved hver klokkeimpuls skal vippen skifte til modsat tilstand, fordi D modtager inverteret tilbagemelding fra (Q).

Bemærkninger:

Hovedformålet med dette spørgsmål er at få eleverne til at se, at bytte ikke er det eksklusive domæne for JK-flip-flops. Dette faktum kan være særligt praktisk at vide, om man har brug for en skiftefunktion i et kredsløb, men kun har en D-type flip-flop til rådighed, ikke en JK-flip-flop.

Spørgsmål 25

En elev har en ide at lave en JK-flip-flop-skifte: hvorfor ikke bare forbinde J-, K- og Ur-indgangene sammen og drive dem alle sammen med den samme firkantbølgeimpuls "// www.beautycrew.com.au// sub.allaboutcircuits.com/images/quiz/02938x01.png ">

Desværre nægter JK-flip-flopen at skifte, når dette kredsløb er bygget. Uanset hvor mange klokkeimpulser den modtager, forbliver Q og (Q) -udgange i deres oprindelige tilstande - flip-flop forbliver "låst." Forklar den praktiske grund til, at elevens flip-flop-kredsløbside ikke virker.

Reveal svar Skjul svar

Med alle indgange bundet sammen er der nul opsætningstid på J- og K-indgangene, før urpulsen stiger.

Bemærkninger:

Formålet med dette spørgsmål er at få eleverne til at tænke på opsætningstiden og for at se dens betydning ved at give et scenario, hvor kredsløbet ikke virker, fordi denne parameter er blevet ignoreret.

Spørgsmål 26

Forudsig, hvordan driften af ​​dette lydaktiverede lampekreds vil blive påvirket som følge af følgende fejl. Overvej hver fejl uafhængigt (dvs. en ad gangen, ingen flere fejl):

Modstand R 1 fejler åben:
Modstand R 3 fejler åben:
Diode D 1 fejler åben:
Transistor Q 2 mangler kortsluttet mellem samler og emitter:
Loddebro forbi modstand R 5 :

For hver af disse betingelser, forklar hvorfor de resulterende virkninger vil forekomme.

Reveal svar Skjul svar

Modstand R 1 fejler åben: Lampestatus ændres ikke.
Modstand R 3 fejler åben: Lampestatus ændres ikke.
Diode D 1 fejler åben: Kredsløbet virker fint i et par cyklusser, og fejler derefter med lampen, som enten forbliver på eller tilbage (på grund af fejl i transistor Q 2 ).
Transistor Q 2 svigter ikke mellem samler og emitter: Lampen forbliver tændt.
Loddebro forbi modstand R 5 : Mulig fiasko U 2 eller transistor Q 2 svigt efter længere tid med lampen tændt.

Bemærkninger:

Formålet med dette spørgsmål er at nærme sig domænet for kredsløbsfejlfinding ud fra et perspektiv om at vide, hvad fejlen er, snarere end kun at vide, hvad symptomerne er. Selvom dette ikke nødvendigvis er et realistisk perspektiv, hjælper det eleverne med at opbygge den grundlæggende viden, der er nødvendig for at diagnosticere et fejlet kredsløb fra empiriske data. Spørgsmål som dette skal følges (til sidst) af andre spørgsmål, der beder eleverne om at identificere sandsynlige fejl baseret på målinger.

  • ← Forrige regneark

  • Regneark Indeks

  • Næste regneark →