PCB Layout Tips og tricks: Sådan optimeres din afkoblingstilslutning

Andy Yen: Think your email's private? Think again (Juni 2019).

$config[ads_text] not found
Anonim

PCB Layout Tips og tricks: Sådan optimeres din afkoblingstilslutning


Denne artikel udforsker det noget komplicerede problem med, hvordan man præcist kan tilslutte en afkoblingskondensator til en power pin.

Relateret information

  • Clean Power for Every IC: Forstå Bypass kondensatorer
  • Rengør strøm til alle IC'er: Valg og brug af dine bypasskondensatorer

Nogle aspekter af PCB-layout ændrer sig ikke meget, da du overgår fra lavfrekvente designs til højfrekvente designs. Fordelagtig komponentplacering, teknikker til at flytte varme væk fra højkomponenter, matchende sporbredde til strømbærende krav, finjustering af en stencil til korrekt reflow lodning - disse dele af layoutprocessen er stort set ens, om bordets signaler er i 1-5 MHz-området eller 20-50 MHz-området.

Højfrekvent afkobling

En ting, der kræver særlig opmærksomhed, er imidlertid afkobling. De grundlæggende begreber ændrer sig ikke, når du flytter fra lave frekvenser til høje frekvenser, men implementeringen vil muligvis behøve nogle forbedringer, simpelthen fordi lavfrekvente design ofte vil være fuldt funktionelle, når omkørslen er suboptimal eller ligefrem middelmådig. Med andre ord, lavfrekvente kredsløb er ganske tilgivende, når det kommer til afkoblingsteknikker, og derfor kan vi udvikle designvaner, der egentlig ikke passer til højfrekvenssystemer.

Spørgsmålet er følgende: I forbindelse med digitale kredsløb skal afkoblingsdækselagringsafgiften og levere denne afgift til IC'er for at kompensere for de forbigående forstyrrelser, der opstår ved halvlederomskiftning. Ved lave driftsfrekvenser har kondensatoren masser af tid til udladning og derefter genopladning, før IC'en har brug for en anden strømbrud. Efterhånden som frekvensen øges, skal bestyrelsesdesigneren forsøge at reducere den parasitiske modstand og induktans, der hæmmer capens evne til at levere den nødvendige opladning.

Den typiske anbefaling til afkobling går noget som sådan: "Brug en 0, 1 μF keramisk kondensator placeret så tæt på strømstiften som muligt." For eksempel:

$$ L (nH) = \ frac {h} {5} \ venstre (1+ \ ln \ venstre (\ frac {4h} {d} \ højre) \ højre) $$

hvor h er højden i mm og d er diameteren i mm. Lad os sige, at vi bruger en 10 mil (= 0, 254 mm) boremaskine til vias og vi har standard 63 mil (= 1, 6 mm) PCB tykkelse. Dette svarer til en via induktans på 1, 3 nH. Således ville to vias give os mindre end 3 nH sammenlignet med ca. 3, 5 nH for en halv tommer PCB-spor. En reduktion på 0, 5 nH er ikke for imponerende, men dette er et meget konservativt skøn, fordi strømmen kommer fra kraftplanet, ikke bunden af ​​printkortet. Med andre ord behøver det ikke at passere igennem alle via's induktans.

Lad os sige, at kraftplanet ligger på laget ved siden af ​​IC, og prepregtykkelsen er ca. 10 mils (= 0, 254 mm).

Kobberlagsafstandeafstand for et typisk 63-mils tykt printkort. Baseret på information udgivet af Advanced Circuits.

Nu er den beregnede induktans kun 0, 12 nH, og vi kan se, at paret vias kan give ydeevne langt bedre end sporet.

Konklusion

Vi har diskuteret en vigtig teknik til at lave en høj ydeevne forbindelse mellem en afkobling kondensator og en højhastighed digital IC, der er på samme PCB lag. Vi diskuterer yderligere afkoblingsdetaljer i næste artikel.